DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

10798293

Basic Patent (No, Kind, Date): JP 4286370 A2 19921012 <No. of Patents: 002>

THIN FILM SEMICONDUCTOR DEVICE (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): TAKENAKA SATOSHI

IPC: *H01L-029/784; H01L-021/20; H01L-027/12

CA Abstract No: 118(12)114754J
Derwent WPI Acc No: C 92-386893
JAPIO Reference No: 170094E000033
Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4286370 A2 19921012 JP 9151260 A 19910315 (BASIC)

JP 3387510 B2 20030317 JP 9151260 A 19910315

Priority Data (No,Kind,Date): JP 9151260 A 19910315 DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03921270 **Image available**

THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.: **04-286370** [JP 4286370 A]

PUBLISHED: October 12, 1992 (19921012)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.: 03-051260 [JP 9151260]

FILED: March 15, 1991 (19910315)

INTL CLASS: [5] H01L-029/784; H01L-021/20; H01L-027/12 JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R002 (LASERS); R004 (PLASMA); R096 (ELECTRONIC MATERIALS

-- Glass Conductors)

JOURNAL: Section: E, Section No. 1325, Vol. 17, No. 94, Pg. 33,

February 24, 1993 (19930224)

ABSTRACT

PURPOSE: To form a silicon thin film excellent in crystallinity making the most of the merits of a solid growth method so as to obtain a thin film transistor small in OFF-state current by a method wherein a semiconductor thin film whose fluorine content is smaller than a specific value is provided so as to serve as an active region.

CONSTITUTION: An amorphous Si film 1-2 is deposited on a quartz substrate 1-1 through a plasma CVD device. A chamber is cleaned with Freon before the amorphous Si film 1-2 is deposited, and the amorphous Si film 1-2 is thermally treated to discharge hydrogen from it. Then, the amorphous Si film 1-2 is made to grow in solid phase. At this point, an amorphous Si film whose fluorine content is smaller than 5X10(sup 17)cm(sup -3) is annealed at a temperature of 600 deg.C for 16 hours into a silicon thin film 1-3 whose grain diameter is over 2.mu.m. In result, an excellent thin film transistor very small in OFF-state current can be realized.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-286370

(43)公開日 平成4年(1992)10月12日

(51) Int.Cl.* H 0 1 L		識別記号 R	庁内整理番号 9171-4M 8728-4M 9056-4M	FI	技術表示箇所 29/78 311 F
				H01L	
				3	審査請求 未請求 請求項の数 1 (全 5 頁)
(21)出願番号		特顧平3-51260		(71)出願人	000002369 セイコーエプソン株式会社
(22)出願日		平成3年(1991)3月15日		(72)発明者	東京都新宿区西新宿2丁目4番1号 竹中敏 長野県諏訪市大和3丁目3番5号セイコー エプソン株式会社内
				(74)代理人	弁理士 鈴木 喜三郎 (外1名)
			•	į	


(54) 【発明の名称】 薄膜半導体装置

(57)【要約】

【目的】 固相成長法の利点を最大限に利用して、結晶 性の優れたシリコン薄膜を作成し、オフ電流の少ない薄 膜トランジスタを実現する。

【構成】 不純物特に弗素の含有量が 5 × 1 0 ¹⁷ c m⁻³ 以下の非晶質シリコン薄膜を固相成長させることにより 薄膜トランジスタを作成する。

【効果】 弗素等の不純物を含まないため、シリコン薄膜の結晶性がきわめて良好になる。その結果、オフ電流の極めて少ない薄膜トランジスタが実現される。



10

【特許請求の範囲】

【請求項1】 弗素の含有量が5×10¹⁷ cm⁻³以下の 半導体薄膜を能動領域として具備することを特徴とする 薄膜半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、石英基板あるいはガラス基板のような絶縁性非晶質材料上に結晶性の優れた半導体薄膜を形成し、該半導体薄膜を能動領域に利用した優れた特性を有する薄膜半導体装置の製造方法に関する

[0002]

【従来の技術】非晶質絶縁基板あるいは非晶質絶縁膜上 に、結晶方位の揃った結晶粒径の大きな多結晶シリコン 薄膜、あるいは単結晶シリコン薄膜を形成する方法は、 SOI (Silicon On Insulator) 技術として知られている。 {SOI構造形成技術, 産業 図書 と 大きく分類すると、再結晶化法、エピタキシ ャル法、絶縁層埋め込み法、貼り合わせ法という方法が ある。再結晶化法には、レーザーアニールあるいは電子 20 ピームアニールによりシリコンを溶融再結晶化させる方 法と、溶融する温度までは昇温させずに固相成長させる 固相成長法の2つに分類される。比較的低温で再結晶化 できるという点で固相成長法が優れている。550℃の 低温熱処理にもかかわらずシリコン薄膜の結晶粒が成長 したという結果も報告されている。 {IEEE Ele ctron Device Letters, vol. EDL-8, No. 8, p361, August 19 87}.

【0003】プラズマCVDによって堆積させられた非晶質シリコン薄膜(a-Si)を固相成長させ、大粒怪化したシリコン薄膜を用いて作成された薄膜トランジスタはオン電流がきわめて大きい。 {Japanese Journal of Applied Physics Vol. 29, No. 12, p. L2380, 1990}

[0004]

【発明が解決しようとする課題】しかしながらプラズマ CVD法で成膜された a − S i 膜は、不純物として弗森 (F) を多く含むことがある。これはプラズマCVDの チェンバーをフレオン (CF4) ガスプラズマによって クリーニングしてから a − S i 膜をデポすると、チェン パー内に残留している弗索が a − S i 膜中に取り込まれるからである。弗素はシリコンとの結合エネルギーが大きいため 500~700℃程度のアニールではS i 膜中に弗索が残る。従って弗索を多く含むS i 膜には欠陥準位が多量に存在する。このようなS i 膜を用いて作成された薄膜トランジスタはオン電流が低くオフ電流が高くなる。発明者が実験を行って調べたところ、弗森を 2×1011 c m⁻³含む a − S i 膜を固相成長させで作成した 50

2

N c h 薄膜トランジスタのオフ電流は、200~400 p A であった。これは非常に大きな値であり、例えば液晶パネルを作成した場合には表示ムラの原因となったり、消費電流の増大の原因となる。なお、弗素量はS I M S 分析により調べた。この時のパックグラウンドレベルは 3×10^{17} c m^{-3} であった。

【0005】本発明は、以上述べたようなプラズマCV Da-Si膜を固相成長する場合に問題となる不純物、 特に弗素による汚染を防ぎ、固相成長法の利点を最大限 に発揮する薄膜半導体装置、及びその製造方法を提供す ることを目的としている。

[0006]

【課題を解決するための手段】本発明は、弗素の含有量が5×10¹⁷ c m⁻³以下の半導体薄膜を能動領域として具備することを特徴とする。

[0007]

【実施例】(実施例1)本発明による弗素の少ないシリコン薄膜を用いて薄膜トランジスタを作成する工程に沿って実施例1を説明する。

【0008】絶縁性非晶質材料上に、非単結晶半導体薄 膜を成膜する。前記絶縁性非晶質材料としては、石英基 板、ガラス基板、窒化膜あるいはSIOz膜等が用いら れる。石英基板を用いる場合はプロセス温度は1200 ℃程度まで許容されるが、ガラス基板を用いる場合は、 600℃以下の低温プロセスに制限される。本発明は、 石英基板を用い、前記非単結晶半導体薄膜としてS i 薄 膜を用いた場合を実施例として説明する。プラズマCV D装置を用い、図1 (a) に示すように石英基板1-1 上に、SiHiとHzの混合ガスを、13.56MHzの 高周波グロー放電により分解させて非晶質Si膜1-2 を堆積させる。前記混合ガスのSIH、分圧は10~2 0%、デポ中の内圧は0.5~1.5torr程度であ る。基板温度は250℃以下、180℃程度が適してい る。赤外吸収測定より結合水素量を求めたところ約8 a tomic%であった。前記非晶質Si膜1-2の堆積 前のチェンバーをフレオン洗浄し、続いて堆積させられ た非晶質Si膜は2×10¹ cm-3の弗素を含んでい る。従って、本発明においては、前記フレオン洗浄後、 ダミーの堆積を行ってから、実際の堆積を行う。 あるい は、フレオン洗浄を廃止し、ビーズ処理等の別の方法で チェンバーの洗浄を行う。

【0009】続いて、該非晶質Si膜を、400℃~500℃で熱処理して水素を放出させる。この工程は、水素の爆発的な脱離を防ぐことを目的としている。

【0010】次に、前記非晶質薄膜1-2を固相成長させる。固相成長方法は、石英管による炉アニールが便利である。アニール雰囲気としては、窒素ガス、水素ガス、アルゴンガス、ヘリウムガスなどを用いる。1×10-4から1×10-10 Torrの高真空雰囲気でアニールを行ってもよい。固相成長アニール温度は500℃~

10

20

700℃とする。この様な低温アニールでは選択的に、 結晶成長の活性化エネルギーの小さな結晶方位を持つ結 晶粒のみが成長し、しかもゆっくりと大きく成長する。 発明者の実験において、弗索の含有量が5×1017cm ⁻¹以下の非晶質シリコン膜を、アニール温度600℃、 アニール時間16時間で固相成長させることにより2μ m以上の大粒径シリコン薄膜が得られている。図1 (b) において、1-3は園相成長シリコン薄膜を示し ている。

【0011】次に、前記固相成長シリコン薄膜をフォト リソグラフィ法によって図1(c)に示されているよう に島状にパターニングする。

【0012】次に図1(d)に示されているように、ゲ ート酸化膜1-4を形成する。該ゲート酸化膜の形成方 法としてはLPCVD法、あるいは光励起CVD法、あ るいはプラズマCVD法、ECRプラズマCVD法、あ るいは高真空蒸着法、あるいはプラズマ酸化法、あるい は高圧酸化法などのような500℃以下の低温方法があ る。該低温方法で成膜されたゲート酸化膜は、熱処理す ることによってより緻密で界面準位の少ない優れた膜と なる。非晶質絶縁基板1-1として石英基板を用いる場 合は、熱酸化法によることができる。該熱酸化法には
d ry酸化法とwet酸化法とがあるが、酸化温度は10 00℃以上と高いが膜質が優れていることからdry酸 化法の方が適している。

【0013】酸化膜形成後、ポロンをチャネルイオン注 入してもよい。これは、Nch薄膜トランジスタのスレ ッシュホルド電圧がマイナス側にシフトすることを防ぐ ことを目的としている。前記非晶質シリコン膜のデポ膜 厚が500~1500 A程度の場合は、ポロンのドーズ 30 量は1×1012~5×1012cm-2程度が適している。

【0014】前記非晶質シリコン膜の膜厚が500人以 下の薄い場合にはポロンドーズ量を少なくし、目安とし ては1×1012cm-2以下にする。また、前記膜厚が1 500A以上の厚い場合にはポロンドーズ量を多くし、 目安としては5×10¹²cm⁻²以上にする。

【0015】次に図1 (e) に示されるように、ゲート 電極1-5を形成する。該ゲート電極材料としては多結 **晶シリコン薄膜、あるいはモリブデンシリサイド、ある** いはアルミニュウムやクロムなどのような金属膜、ある いはITOやSnO₂などのような透明性導電膜などを 用いることができる。成膜方法としては、CVD法、ス パッタ法、真空蒸着法、プラズマCVD法等の方法があ るが、ここでの詳しい説明は省略する。

【0016】続いて図2(a)に示すように、前紀ゲー ト電極1-5をマスクとして不純物をイオン注入し、自 己整合的にソース領域1~6およびドレイン領域1-7 を形成する。前配不純物としては、Nchトランジスタ を作製する場合はP°あるいはAs°を用い、Pchト ランジスタを作製する場合はB* 等を用いる。不純物紙 50 れる不純物特に弗素混入が、固相成長を阻害しているこ

加方法としては、イオン注入法の他に、レーザードービ ング法あるいはプラズマ ドーピング法などの方法があ る。1-8で示される矢印は不純物のイオンピームを表 している。前記絶縁性非晶質材料 1-1として石英基板 を用いた場合には熱拡散法を使うことができる。不純物 濃度は、1×10¹⁵から1×10²⁰cm⁻³程度とする。

【0017】続いて図2(b)に示されるように、層間 絶縁膜1-9を積層する。該層間絶縁膜材料としては、 酸化膜あるいは窒化膜などを用いる。絶縁性が良好なら ば膜厚はいくらでもよいが、数千Aから数μm程度が普 通である。窒化膜の形成方法としては、LPCVD法あ るいはプラズマCVD法などが簡単である。反応には、 アンモニアガス(NH1)とシランガスと窒素ガスとの 混合ガス、あるいはシランガスと窒素ガスとの混合ガス などを用いる。

【0018】続いて、前記層間絶縁膜の緻密化と前記ソ - ス領域及びドレイン領域の活性化と結晶性の回復を目 的として活性化アニールを行う。活性化アニールの条件 としては、N2ガス雰囲気中で1000℃30分程度で よい。結晶性をさらに改善して薄膜トランジスタのオフ 電流を低減したい場合は、前記活性化アニールを900 ℃程度に低温化し、アニール時間を1~10時間程度に 長くすることが効果的である。または、はじめに500 ~700℃で1~20時間程度のアニールにより結晶性 を充分に回復させた後、900~1000℃の高温で活 性化させるという2段階活性化アニール法も効果があ る。また、赤外線ランプやハロゲンランプを用いたRT A (Rapid Thermal Anneal'in g) 法も効果がある。さらには、レーザービーム等を用 いたレーザー活性化法を利用することができる。

【0019】次に、水素プラズマ法、あるいは水素イオ ン注入法、あるいはプラズマ空化膜からの水素の拡散法 などの方法で水素イオンを導入すると、ゲート酸化膜界 面などに存在するダングリングポンドなどの欠陥が不活 性化される。この様な水素化工程は、層間絶縁膜1-9 を積層する前におこなってもよい。または、後に述べ る、ソース電極とドレイン電極を形成してから前記水業 化工程を行ってもよい。次に図2 (c) に示すように、 前配層間絶縁膜1-9及びゲート絶縁膜1-4にコンタ クトホールを形成し、コンタクト電極を形成しソース電 極1-10およびドレイン電極1-11とする。故ソー ス電極及びドレイン電極は、アルミニュウムあるいはク ロムなどの金属材料で形成する。この様にして薄膜トラ ンジスタが形成される。

[0020]

【発明の効果】以上説明したように、プラズマCVDに よって成膜された非晶質 S i 膜は多い場合は数10%の 水素を含んでいる。そして、薄膜トランジスタ特性の解 析やSIMS分析等の結果より、非晶質SI膜中に含ま とが分かった。

【0021】本発明においては、含有弗素の量が5×1 0¹⁷ c m⁻¹以下の非晶質シリコン薄膜を固相成長させる ので欠陥準位の少ないシリコン薄膜を得ることができ る。その結果オフ電流の非常に少ない優れた薄膜トラン ジスタを実現することができた。従来のように弗素の制 御を行わず、1×1018cm・1程度も含んでいる非晶質 シリコン薄膜を固相成長させて作成した薄膜トランジス 夕のオフ電流は非常に大きい。図3に、発明者が実験し た結果を示して本発明の効果を説明する。図3は、Nc 10 h 薄膜トランジスタの特性図である。機軸はゲート電 圧、縦軸はドレイン電流を示している。破線は弗素を2 ×10¹⁸ c m⁻³含んでいる非晶質シリコン薄膜を固相成 長させて作成された従来の薄膜トランジスタの特性を示 し、実線は弗素含有量が5×10¹⁷cm⁻³以下の非晶質 シリコン薄膜を固相成長させて作成された本発明による 薄膜トランジスタの特性を示している。なお、測定条件 は同一とした。本発明によりオフ電流が1桁以上も低減 することが明かである。

【0022】含有不純物のきわめて少ない非晶質シリコン薄膜を固相成長させるので、固相成長のアニール温度が600℃程度の低温でも結晶核発生に長時間アニールを必要とせず、潜伏時間を非常に短くすることが可能となる。アニール温度が低ければ核発生密度が小さくなり、最終的に非常に大きな結晶粒径のSi膜が得られる。従って、本発明は、固相成長に要する時間を大幅に短縮させるばかりでなく、大粒径のSi膜を形成することに対して極めて大きな効果がある。

【0.023】1~2時間という非常に短時間で大粒径のSi膜が得られるので、薄膜トランジスタを作成する場合の工程時間の短縮化、及びスループットの向上、ひいてはコストダウンに対して本発明は極めて大きな効果がある。

【0024】非晶質絶縁基板上に結晶性の優れたシリコン薄膜を作製することが可能になったのでSOI技術の発展に大きく寄与するものである。フォト工程数はまったく増えない。600℃以下の低温のプロセスでも作製が可能なので、価格が安くて耐熱温度が低いガラス基板をもちいることができる。優れたシリコン薄膜が得られるのにかかわらずコストアップとはならない。

【0025】本発明によって得られた大粒径多結晶シリコン薄膜を用いて薄膜トランジスタを作成すると、優れた特性が得られる。従来に比べて、薄膜トランジスタのON電流は増大しOFF電流は小さくなる。またスレッシュホルド電圧も小さくなりトランジスタ特性が大きく改善される。NチャネルとPチャネルとの特性の不釣合いさも改善される。

【0026】非晶質絶縁基板上に優れた特性の薄膜トラ

ンジスタを作製することが可能となるので、ドライバー 回路を同一基板上に集積したアクティブマトリクス基板 に応用した場合にも十分な高速動作が実現される。さら に、電源電圧の低減、消費電流の低減、信頼性の向上に 対して大きな効果がある。また、600℃以下の低温プロセスによる作製も可能なので、アクティブマトリクス

基板の低価格化及び大面積化に対してもその効果は大き

【0027】本発明を、光電変換素子とその走査回路を 10 同一チップ内に集積した密着型イメージセンサーに応用 した場合には、読み取り速度の高速化、高解像度化、さらに階調をとる場合に非常に大きな効果をうみだす。高 解像度化が達成されるとカラー読み取り用密着型イメージセンサーへの応用も容易となる。もちろん電源電圧の 低減、消費電流の低減、信頼性の向上に対してもその効果は大きい。また低温プロセスによって作製することが できるので、密着型イメージセンサーチップの長尺化が 可能となり、一本のチップでA4サイズあるいはA3サイズの様な大型ファクシミリ用の読み取り装置を実現で さる。従って、センサーチップの二本継ぎのような手数 がかかり信頼性の悪い技術を回避することができ、実装 歩留りも向上される。

【0028】石英基板やガラス基板だけではなく、サファイア基板 $(A1:O_1)$ あるいは $MgO\cdot A1_2O_3$. BP, CaF_2 等の結晶性絶縁基板も用いることができる。

【0029】以上薄膜トランジスタを例として説明したが、パイポーラトランジスタあるいはヘテロ接合パイポーラトランジスタなど薄膜を利用した素子に対しても、30 本発明を応用することができる。また、三次元デパイスのようなSOI技術を利用した素子に対しても、本発明を応用することができる。

【0030】固相成長法を例にとって本発明について説明したが、本発明は固相成長法ばかりではなく、LPC VD法やその他の方法で成膜したpoly-Si薄膜を利用して薄膜半導体装置を作成する場合にも応用することができる。

【図面の簡単な説明】

【図1】 (a) から (e) は、本発明の実施例を示す薄 40 膜トランジスタの工程断面図である。

【図2】 (a) から (c) は、本発明の実施例を示す薄膜トランジスタの工程斯面図である。


【図3】本発明の効果を示す薄膜トランジスタの特性図である。

【符号の説明】


1-2 含有弗素量が 5×10¹⁷ c m⁻³以下の非晶質 シリコン薄膜

1-3 固相成長させたシリコン薄膜

[図1]



[図3]



[図2]

